

MC68HC908AZ60A
MC68HC908AS60A
MC68HC908AZ60E

数据表

M68HC08
Microcontrollers

MC68HC908AZ60A
Rev. 6
05/2006

freescale.com



MC68HC908AZ60A MC68HC908AS60A

数据表

为了提供最新的信息，我们在万维网上对文件的修订将是最新的。您的打印副本可能是较早的修订。若要验证您是否有可用的最新信息，请参阅：

<http://freescale.com>

Freescale™和Freescale标志是Freescale半导体公司的商标。该产品采用SST许可的SuperFlash®技术。

©飞思卡尔半导体有限公司，2006。版权所有。

MC68HC908AZ60A•MC68HC908AS60A•MC68HC908AS60E数据手册，第6版

3 飞思卡尔半导体

章节一览表

Chapter 1 General Description	21
Chapter 2 Memory Map	35
Chapter 3 Random-Access Memory (RAM).....	49
Chapter 4 FLASH-1 Memory	51
Chapter 5 FLASH-2 Memory	61
Chapter 6 EEPROM-1 Memory.....	71
Chapter 7 EEPROM-2 Memory.....	85
Chapter 8 Central Processor Unit (CPU)	99
Chapter 9 System Integration Module (SIM).....	111
Chapter 10 Clock Generator Module (CGM).....	127
Chapter 11 Configuration Register (CONFIG-1).....	145
Chapter 12 Configuration Register (CONFIG-2).....	147
Chapter 13 Break Module (BRK)	149
Chapter 14 Monitor ROM (MON).....	153
Chapter 15 Computer Operating Properly (COP).....	163
Chapter 16 Low-Voltage Inhibit (LVI)	167
Chapter 17 External Interrupt Module (IRQ).....	171
Chapter 18 Serial Communications Interface (SCI)	177
Chapter 19 Serial Peripheral Interface (SPI).....	205
Chapter 20 Timer Interface Module B (TIMB)	227
Chapter 21 Programmable Interrupt Timer (PIT).....	243
Chapter 22 Input/Output Ports.....	249
Chapter 23 MSCAN Controller (MSCAN08)	267

**List of Chapters**

Chapter 24 Keyboard Module (KBI)	301
Chapter 25 Timer Interface Module A (TIMA)	307
Chapter 26 Analog-to-Digital Converter (ADC)	327
Chapter 27 Byte Data Link Controller (BDLC)	335
Chapter 28 Electrical Specifications	365
Appendix A MC68HC908AS60 and MC68HC908AZ60	381
Appendix B MC68HC908AZ60E	385
Revision History	401
Glossary	405

深圳市南天星

第1章

一般描述

1.1 介绍

MC68HC908AS60A、MC68HC908AZ60A和MC68HC908AZ60E属于低成本、高性能的8位微控制器M68HC08系列。该系列中的所有MCU都使用增强型M68HC08中央处理器单元(CPU08)，并具有多种模块、内存大小和类型以及封装类型。

这些部件的设计是为了模仿MC68HC08ASxx和MC68HC08AZxx汽车系列，并可能提供这些设备所没有的额外功能。用户有责任确保MC68HC908AS60A、MC68HC908AZ60A和MC68HC908AZ60E上使用的功能与最终将在应用程序中使用的设备上可用的功能之间的兼容性。

有关MC68HC908AZ60E的详细信息，请参阅附录B MC68HC908AZ60E。

1.2 特征

MC68HC908AS60A和MC68HC908AZ60A的特点包括：

- 高性能M68HC08体系结构
- 与M6805、M146805和M68HC05系列完全向上兼容的目标代码
- 8.4 MHz内部总线频率
- 60 Kbytes FLASH电可擦除只读存储器(FLASH)
- FLASH数据安全
- 1 Kbyte片上带安全选项的电可擦除可编程只读存储器(EEPROM)
- 2Kbyte片上RAM
- 时钟发生器模块
- 串行外设接口模块
- 串行通信接口模块
- 8位、15通道模数转换器(ADC-15)
- 16位、6通道定时器接口模块(TIM-6)
- 可编程中断定时器
- 系统保护特性
 - 计算机工作正常(COP)可选复位
 - 带可选复位的低压检测
 - 带有可选重置的非法操作码检测
 - 可选复位的非法地址检测
- 低功耗设计（具有停止和等待模式的完全静态）

一般描述

- 主复位引脚和上电复位
- 16位、2通道定时器接口模块(TIMB) (仅限AZ)
- 5位键盘中断模块 (仅限64引脚QFP)
- MSCAN控制器实现BOSCH规范中定义的CAN 2.0b协议 (仅限AZ)
- SAE J1850字节数据链控制器数字模块 (仅作为)

CPU08的特性包括:

- 增强的HC05规划模型
- 广泛的回路控制功能
- 16种寻址模式 (比HC05多8种)
- 16位索引寄存器和堆栈指针
- 内存到内存数据传输
- ×快速8 8乘法指令
- 快速16/8除法指令
- 二进制编码十进制(BCD)指令
- 控制器应用的优化
- C语言支持

1.3 单片机框图

图1-1显示了MC68HC908AZ60A的结构。图1-2显示了MC68HC908AS60A的结构。




图1-1。MC68HC908AZ60A(64引脚QFP)的MCU框图

PTF3/Tach5-PTF0/Tach2

PTG2/KBD2-PTG0/KBD0

PTH1/KBD4-PTH0/KBD3

DDRH DDRG
PTH PTG

← 坎尔
→ 克斯
坎特
克斯

单片机块图解

深圳南天星




图1-2。MC68HC908AS60A(64引脚QFP和52引脚PLCC)的MCU框图



1.4 Pin Assignments

Figure 1-3 shows the MC68HC908AZ60A pin assignments.




Figure 1-3. MC68HC908AZ60A (64-Pin QFP)

Figure 1-4 shows the MC68HC908AS60A 64-pin QFP pin assignments.




Figure 1-4. MC68HC908AS60A (64-Pin QFP)

Figure 1-5 shows MC68HC908AS60A 52-pin PLCC pin assignments.




Figure 1-5. MC68HC908AS60A (52-Pin PLCC)

注


下面的引脚说明只是一个快速参考。有关更详细的表示，请参见第22章输入/输出端口。

1.4.1 电源引脚 (VDD和VSS)

VDD和VSS是电源和接地引脚。MCU由单电源供电。

MCU引脚上的快速信号转换对电源产生了高、短持续时间的电流需求。为了防止噪声问题，请特别注意在MCU旁路电源，如图1-

6所示。将C1旁路电容尽可能靠近MCU。为C1使用高频响应陶瓷电容器。C2是一种可选的大电流旁路电容，适用于需要端口引脚提供高电流电平的应用。



VSS也是端口输出缓冲器的接地和串行外围接口模块(SPI)中串行时钟的接地返回。参见第19章串行外设接口(SPI)。

注

VSS必须接地，以便MCU正常工作。

1.4.2 振荡器引脚(OSC1和OSC2)

OSC1和OSC2引脚是片上振荡器电路的连接。参见第10章时钟发生器模块(CGM)。

1.4.3 外部复位引脚(RST)

RST引脚上的0迫使MCU进入已知的启动状态。RST是双向的，允许整个系统的重置。当任何内部复位源被断言时，它被驱动为低电平。有关更多信息，请参见第9章系统集成模块(SIM)。

1.4.4 外部中断引脚

IRQ是一个异步外部中断引脚。参见第17章外部中断模块(IRQ)。

1.4.5 模拟电源引脚

VDDA是时钟发生器模块(CGM)模拟部分的电源引脚。参见第10章时钟发生器模块(CGM)。

1.4.6 模拟接地引脚

VSSA是时钟发生器模块(CGM)模拟部分的接地连接。参见第10章时钟发生器模块(CGM)。

1.4.7 外部滤波电容引脚(CGMXFC)

CGMXFC是时钟发生器模块(CGM)的外部滤波电容连接。参见第10章时钟发生器模块(CGM)。

1.4.8 ADC模拟电源引脚(VDDAREF)

VDDAREF是模数转换器(ADC)模拟部分的电源引脚。参见第26章模数转换器(ADC)。

1.4.9 ADC模拟地引脚 (AVSS/VREFL)

AVSS/VREFL引脚为模数转换器(ADC)提供模拟地连接和基准低电压。参见第26章模数转换器(ADC)。

1.4.10 ADC基准高压引脚(VREFH)

VREFH为模数转换器(ADC)提供参考高压。参见第26章模数转换器(ADC)。

1.4.11 A端口输入/输出 (I/O) 引脚(PTA7-PTA0)

PTA7-PTA0是通用双向I/O端口引脚。参见第22章输入/输出端口。

1.4.12 端口B I/O引脚(PTB7/ATD7-PTB0/ATD0)

端口B是一个8位特殊功能端口，与模数转换器(ADC)共享所有8个引脚。参见第26章模数转换器(ADC)和第22章输入/输出端口。

1.4.13 端口C I/O引脚(PTC5-PTC0)

PTC5-PTC3和PTC1-

PTC0是通用双向I/O端口引脚。PTC2/MCLK是一个特殊的功能端口，与系统时钟共享其引脚，系统时钟的频率相当于系统时钟。参见第22章输入/输出端口。

1.4.14 端口D I/O引脚(PTD7-PTD0/ATD8)

端口D是一个8位特殊功能端口，它的7个引脚与模数转换器模块(ADC-

15)共享，一个引脚与定时器接口模块A(TIM A)共享，另一个引脚与定时器接口模块B(TIM B)共享。参见第25章定时器接口模块A(TIM A)、第20章定时器接口模块B(TIM B)、第26章模数转换器(ADC)和第22章输入/输出端口。

1.4.15 E端口I/O引脚(PTE7/SPSCK-PTE0/TXD)

端口E是一个8位特殊功能端口，与定时器接口模块A(TIM A)共享其两个引脚，与串行外围接口模块(SPI)共享其四个引脚，与串行通信接口模块(SCI)共享其两个引脚。参见第18章串行通信接口(SCI)、第19章串行外设接口(SPI)、第25章定时器接口模块A(TIM A)和第22章输入/输出端口。

1.4.16 端口F I/O引脚(PTF6-PTF0/TACH2)

端口F是一个7位特殊功能端口，与定时器接口模块B(TIM B)共享其引脚。它的六个引脚与定时器接口模块A(TIM A)

6)共享。参见第25章定时器接口模块A(TIM A)、第20章定时器接口模块B(TIM B)和第22章输入/输出端口。

1.4.17 端口G I/O引脚(PTG2/KBD2-PTG0/KBD0)

端口G是一个3位特殊功能端口，与键盘模块(KBD)共享其所有引脚。参见第24章键盘模块(KBI)和第22章输入/输出端口。

1.4.18 端口H I/O引脚(PTH1/KBD4-PTH0/KBD3)

端口H是一个2位特殊功能端口，与键盘模块(KBD)共享其所有引脚。参见第24章键盘模块(KBI)和第22章输入/输出端口。

1.4.19 CAN传输引脚 (CANTx)

此引脚是CAN模块 (CANTx) 的数字输出。参见第23章MSCAN控制器(MSCAN08)。

1.4.20 CAN接收引脚 (CANRx)

此引脚是CAN模块 (CANRx) 的数字输入。参见第23章MSCAN控制器(MSCAN08)。

1.4.21 发射引脚 (BDTxD)

此引脚是BDLC模块 (BDTxD) 的数字输出。参见第27章字节数据链路控制器(BDLC)。

1.4.22 BDLC接收引脚 (BDRxD)

此引脚是CAN模块 (BDRxD) 的数字输入。参见第27章字节数据链路控制器(BDLC)。

表1-1。外部引脚摘要

Pin名称	功能	驱动程序类型	滞后 (1)	复位状态
PTA7-PTA0	通用I/O	双重状态	不	输入Hi-Z
PTB7/ATD7-PTB0/ATD0	通用I/O ADC通道	双重状态	不	输入Hi-Z
PTC5-PTC0	通用I/O	双重状态	不	输入Hi-Z
PTD7	通用I/O	双重状态	不	输入Hi-Z
PTD6/ATD14/TACLK ADC通道	通用I/O ADC通道/ 定时器外部输入时钟	双重状态	不	输入Hi-Z
PTD5/ATD13 ADC通道	通用I/O ADC通道	双重状态	不	输入Hi-Z
PTD4/ATD12/TBCLK ADC通道	通用I/O ADC通道/ 定时器外部输入时钟	双重状态	不	输入Hi-Z
PTD3/ATD11-PTD0/ATD8 ADC通道	通用I/O ADC通道	双重状态	不	输入Hi-Z
PTE7/SPSCK	通用I/O SPI时钟	双态开式 漏极	是的	输入Hi-Z
PTE6/MOSI	通用I/O SPI数据路径	双态开式 漏极	是的	输入Hi-Z
PTE5/Miso	通用I/O SPI数据路径	双态开式 漏极	是的	输入Hi-Z
PTE4/SS [¯]	通用I/O SPI从机选择	双重状态	是的	输入Hi-Z
PTE3/TACH1	通用I/O定时器A通道 1	双重状态	是的	输入Hi-Z
Pte2/Tach0	通用I/O定时器A通道 0	双重状态	是的	输入Hi-Z
PTE1/RXD	通用I/O SCI接收数据	双重状态	是的	输入Hi-Z
PTE0/TXD	通用I/O SCI传输数据	双重状态	不	输入Hi-Z
PTF6	通用I/O	双重状态	不	输入Hi-Z
PTF5/TbCH1-PTF4/TbCH0	通用I/O/定时器B通道	双重状态	是的	输入Hi-Z
PTF3/Tach5	通用I/O定时器A通道 5	双重状态	是的	输入Hi-Z
PTF2/Tach4	通用I/O定时器A通道 4	双重状态	是的	输入Hi-Z
PTF1/Tach3	通用I/O定时器A通道 3	双重状态	是的	输入Hi-Z

- 下一页继续

表1-1. 外部引脚摘要 (续)

Pin名称	功能	驱动程序类型	滞后 (1)	复位状态
PTF0/TACH2	通用I/O定时器A通道 2	双重状态	是的	输入Hi-Z
PTG2/KBD2-PTG0/KBD0	通用I/O/键盘唤醒引脚	双重状态	是的	输入Hi-Z
PTH1/KBD4-PTH0/KBD3	通用I/O/键盘唤醒引脚	双重状态	是的	输入Hi-Z
VDD	片式电源	N/A	N/A	N/A
VSS	芯片接地	N/A	N/A	N/A
VDDA	CGM模拟电源			
VSSA	模拟地			
维达雷夫	ADC电源	N/A	N/A	N/A
AVSS/VREFL	ADC接地/ ADC基准低电压	N/A	N/A	N/A
VREFH	A/D基准高压	N/A	N/A	N/A
OSC1	外部时钟输入	N/A	不	输入Hi-Z
OSC2	外部时钟输出	N/A	N/A	输出
CGMXFC	锁相环滤波器帽	N/A	N/A	N/A
$\overline{\text{IRQ}}$	外部中断请求	N/A	N/A	输入Hi-Z
$\overline{\text{RST}}$	复位	N/A	N/A	输出低
CANRX	CAN串行输入	N/A	是的	输入Hi-Z
坎特克斯	CAN串行输出	输出	不	输出
BDRXD	串行输入	N/A	是的	输入Hi-Z
BDTXD	串行输出	输出	不	输出

1. 迟滞不是100%测试，但通常最低为300 mV。

表1-2。时钟信号命名约定

时钟信号名称	描述
CGMXCLK	来自时钟生成模块(CGM)的OSC1缓冲版本
CGMout	时钟发生器模块(CGM)基于锁相环或OSC1的时钟输出
总线时钟	CGMOUT除以二
SPSCK	SPI串行时钟
塔克尔克	用于TIMA的外部时钟输入
TBCLK	TIMB外部时钟输入

表1-3。时钟源摘要

模块	时钟源
ADC	CGMXCLK或总线时钟
罐头	CGMXCLK或CGMOUT
警察	CGMXCLK
中央处理器	总线时钟
闪光	总线时钟
EEPROM	CGMXCLK或总线时钟
RAM	总线时钟
SPI	总线时钟/SPSCK
SCI	CGMXCLK
蒂玛	总线时钟或PTD6/ATD14/TACLK
TIMB	总线时钟或PTD4/TBCLK
坑	总线时钟
SIM卡	CGMOUT和CGMXCLK
IRQ	总线时钟
BRK	总线时钟
LVI	总线时钟与CGMXCLK
CGM	OSC1和OSC2

1.5 订购信息

本小节包含订购MC68HC908AZ60A/MC68HC908AS60A的说明。

表1-4。MC订单号

MC订单号	工作温度范围
MC68HC908AS60ACFU(64引脚QFP)	-40°C至+85°C°°
MC68HC908AS60AVFU(64引脚QFP)	-40°C至+105°C°°
MC68HC908AS60AMFU(64引脚QFP)	-40°C至+125°C°°
MC68HC908AS60ACFN(52引脚PLCC)	-40°C至+85°C°°
MC68HC908AS60AVFN(52引脚PLCC)	-40°C至+105°C°°
MC68HC908AS60AMFN(52引脚PLCC)	-40°C至+125°C°°
MC68HC908AZ60ACFU(64引脚QFP)	-40°C至+85°C°°
MC68HC908AZ60AVFU(64引脚QFP)	-40°C至+105°C°°
MC68HC908AZ60AMFU(64引脚QFP)	-40°C至+125°C°°

第二章 记忆映射

2.1 介绍

CPU08可以寻址64K字节的内存空间。图2-1所示的内存映射包括：

- 60K字节的闪存EEPROM
- 2048字节的RAM
- 1024字节带保护选项的EEPROM
- 52字节的用户定义向量
- 256字节的监视器ROM

以下定义适用于保留位置和未实现位置的内存映射表示形式。

- 保留-访问一个保留的位置可能会对MCU的操作产生不可预测的影响。
- 未使用-
这些位置保留在内存映射中以备将来使用，访问一个未使用的位置可能会对MCU操作产生不可预测的影响。
- 未实现-
访问未实现的位置可能导致非法地址重置（在第9章系统集成模块(SIM)中概述的约束范围内）。